This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-005057

(43) Date of publication of application: 10.01.1989

I)Int.CI.

HO1L 27/14 HO4N 5/335

I)Application number: 62-160510

(71)Applicant: CANON INC

?)Date of filing:

26.06.1987 (72)Invento

(72)Inventor: YAMADA KATSUHIKO

HATANAKA KATSUNORI


SAIGA TOSHIHIRO ISHII TAKAYUKI

I) PHOTOELECTRIC CONVERTING DEVICE

1)Abstract:

IRPOSE: To minimize stray capacitance at insulated intersections between crete output electrodes and common lines, by holding fixed potential of nductor layers provided at the insulated intersections between the crete output electrodes and the common lines.

NSTITUTION: A conductor layer 116 having a fixed potential is interposed tween the lowermost layer and the uppermost layer only around the ersections 120 where discrete electrodes 101□106 of the lowermost layer ersect with common lines 107□110 of the uppermost layer. Thus, it is ssible to minimize stray capacitance which would be produced between ediscrete electrodes 101□106 and the common lines 107□110 and, erefore, it is possible to prevent cross talk caused between output signals. In the context of the intersections between the discrete ectrodes 101□106 and interconnections for connecting the conductor ers 116 having a fixed potential as well as the area of the intersections tween the common lines and the interconnections for connecting the nductor layers 116 having a fixed potential, the stray capacitance between em can be minimized and, therefore, deterioration of transfer efficiency can prevented.



GAL STATUS

ate of request for examination]

ate of sending the examiner's decision of rejection]

nd of final disposal of application other than the aminer's decision of rejection or application converted sistration]

ate of final disposal for application]

atent number]

ate of registration]

umber of appeal against examiner's decision of

ection]

ate of requesting appeal against examiner's decision of

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-5057

@Int Cl.4

識別記号

庁内整理番号

每公開 昭和64年(1989)1月10日

H 01 L 27/14 H 04 N 5/335 C-8122-5F E-8420-5C

未請求 発明の数 1 (全6頁) 審査請求

光電変換装置 の発明の名称

> 超62-160510 创特 PΕ

昭62(1987)6月26日 22出 翔

克 彦 Ш 田 明 者 砂発 則 鮙 中 朥 明 者 ⑫発 宏 雜 賀 鰦 ⑦発 明 者 之 井 跭 ⑦発 明 渚 石

キャノン株式会社内 東京都大田区下丸子3丁目30番2号 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 キャノン株式会社内 東京都大田区下丸子3丁目30番2号

東京都大田区下丸子3丁目30番2号 東京都大田区下丸子3丁目30番2号

キャノン株式会社内

キャノン株式会社 顖 人 砂出

弁理士 福森 久夫 沙代 珲 ٨

1. 発明の名称

光電空換装置

2. 特許請求の範囲

一次元状に配列された複数個の光電変換素子 と、前記複数個の光電変換素子の各出力個別電極 の少なくとも2つを共通に接続する複数の共通線 と、前記出力個別電板と前記共通線との交差部分 近傍に設けられた一定電位の導電体層と、前配導 電体層相互を接続する配線とを具えたことを特徴 とする光電変換装置。

3 . 発明の詳細な説明

[産業上の利用分野]

本発明は光電変換装置に関し、特に、例えば、 ファクシミリ、イメージリーダ、ディジタル復写 機および電子黒板等の面像請取装置に好適な光電 変換装置に関する。

[従来の技術]

近年、例えばファクジミリ、イメージリーダ等 の光電変換裝置として、等倍光学系をもつ長尺ラ

インセンサの開発が行われている。これは主に、 プリント配線技術の発達に伴ない、光電変換案子 の小型化・高密度化が可能となったことに由来す る。等倍光学系をもつ長尺ラインセンサでは、一 列に配置した光電変換案子を原稿に密着させて線 状に画像を読み取ることによって、かつての様な たとえば一つの光電変換素子とたとえばレンズを 用いた光学系とによって一点ずつ原稿を読み取る 方法等に比べて、装置を小型化し、かつ、高速化 する等の性能の向上をはかることができる。

従来、等倍光学系をもつ長尺ラインセンサは一 列のアレイ状に配置された各光電変換素子のそれ ぞれにスイッチ素子等で構成された信号処理用の J C (集積回路) を接続して構成している。 しか しながら、その光電変換素子の個数はファクシミ リG3規格に準ずるとA4サイズで1728個も 必要となり、多数の信号処理用のICが必要とな る。このため、実装工数も増え、製造コスト、並 びに信頼性で満足なものは得られていない。

一方、信号処理用のICの個数を減らし、かつ

実装工数を減らす構成としては従来からマトリックス配線による構成が採用されている。 第4図にマトリックス配線された光電変換装置のブロック図を示す。第4図において、1は一次元に配列された複数個の光電変換業子からなる光電変換素子が、2は走査部、3は信号処理部、4はマトリックス配線部である。走査部2と信号処理部3とを接続する配線のうち、縦線が個別電極、機線が共通線である。

こうしたマトリックス配線では、マトリックス配線では、マトリックス配線では、マトリックス配線では、マトリックス配線では、マトリックス配線部を小型化するために個別にできる。 という問題があり、各出版が完全を開発している。 この問題を大きしている。 この方法ではマトリックス配線のの光電では、各配線では、大り、クス配線のの光電では、大り、 たいのが、 結局先に述のためのアトリックスに線部としては好ましくない。

ミックコンタクトをとるためのスルーホールである。

[発明が解決しようとしている問題点]

しかしながら、個別電価と共通線との絶縁交差 部に一定電位の導電体層を設けたこのようなマト リックス配線の光電変換装置においては、以下に 示すような問題点があった。

このマトリックス配線では各個別電極および共 通線間の線問容量の抑制のために各個別電極と共 通配線との絶縁交差部に、電位を一定に保った導 電体圏を用いている。

この構成では各個別電極と共通配線との間の浮遊容量は抑制されるが、新たに一定電位の導電体層と各個別電極間、さらに一定電位の導電体層と 各共通配線間に浮遊容量を生じる。

この浮遊容量は、一定電位の導電体層がマトリックス配線部の全面に配置されるため、各個別電極と前記一定電位の導電体層との間および共通線と前記一定電位の導電体層との間のすべてに発生するものであり、実使用上無視できないことも

そこで、個別電極と共通線との交差部に、電位を一定に保つことができる導電体層および配線を それぞれ設けることによって、個別電極層および 共通線間の容量を制御し、それにより浮遊容量を 通じて生じる各出力信号の間のクロストークを防 止する構成のマトリックス配線部を具備した光電 変換装置も考案されている。

第3図(a)に個別電極と共通線との絶縁交差部に一定電位の導電体層を設けたマトリックス記線の平面図、第3図(b)に第3図(a)で示したマトリックス配線のB-B。断面図を示す。第3図において301~304は個別電極、305~308は共通線、309~313は共通線305~308は共通線305~308との間に位置し、電位を一定に保つことができるような電源等(図示せず)に接続した導電体層、315は個別電極301~304と共通線305~308とのオー

88. A the st

第5図は前記一定電位の導電体層を持つマトリックス配線を用いた蓄積型光電変換装置の等価回路である。例えば、第5図の蓄積型光電変換回路の出力側に前記マトリックス配線を用いた場合、魚荷コンデンサ505の値に比して無視できない浮遊客量504が発生して、転送効率の低下をまねく恐れがある。

本発明は、上述の問題点を解決すべくなされたものであり、その目的は、各出力信号間のクロストークを抑制し、かつ前記クロストークを抑制する 存造による新たな浮遊客量をも抑制するマトリックス配線を具備した光電変換装置を提供することにある。

[問題点を解決するための手段]

本発明は、一次元状に配列された複数個の光電 変換素子と、各々該複数個の光電変換素子の各出 力個別電極の少なくとも2つを共通に接続する複 数の共通線と、前記出力個別電極と前記共通線と の交差部分近傍に設けられた一定電位の導電体層

と、前記導電体層相互を接続する配線とを具えた ことを特徴とする光電変換装置であることに要旨 が存在する。

本発明の最大の特徴は、前記出力個別電極と前 記共通線との交差部分近傍に一定電位の導電体層 を設けた点にある。一定電位の導電体層とは、例 えば定電圧源に投続する等の手段により、一定の 電位に保たれた導電体層である。

[作用]

本発明によれば、前記出力個別電極と共通線の 絶縁交差部で形成される浮遊容量を抑制し、かつ 前記一定電位の導体層と個別電極間の存遊容量お よび前記一定電位の導体層と共通線間の浮遊容量 をも抑制することが可能となる。

すなわち、出力個別電極と共通線との絶縁交差 部に設けた導電体層の電位を一定に保つことに よって、出力個別電極と導電体層との間の電位差 と、共通線と導電体層との間の電位差とは、互い に無関係に保たれる。すなわち、出力個別電極の 一実施例のマトリックス配線郎の平面図を模式的 電位・電流の変化は、共通線との中間に位置する

は第1図(a)、第2図(a)で示したマトリッ クス配線部のモれぞれのA-A'断面図である。 一次元状に配列された複数個の光電変換素子から なる光電変換素子部、走査部および信号処理部は 第4図と同様であるので図示省略する。

第1図(a), (b)、第2図(a), (b) において、101~106および201~206 は最下層となっている個別電極、107~110 および207~210は最上層となっている共通 線、111~115および211~215は最上 層の個別電極間に設けられた線間配線、116お よび218は最下層となっている個別電極と最上 層となっている共通線との中間に設けられ、電位 を一定に保つことができるような電源等(図示せ ず)に接続した導電体層および前記導電体層を接 続する密線が組みあわされたものである。

第2回(8)において、217は前記一定電位 の導電体層、218は前記一定電位の導電体層を 接続する配線である。

第1図(a)においては、前記導電体層と、前

進電体層がその変化による影響を含めて電位を一 定に保つために、共通線には影響を及ぼさない。 逆に、共通線の電位・電流の変化も、同様にし て、出力個別電極に影響を及ぼさない。これによ り、出力個別電極と共通線との間の浮遊容量の影 響を抑制することができる。

さらに、一定電位の導電体層を接続する配線を 省く前記出力個別電極と共通線との交差節以外の 部分では、一定電位の導電体層を取り除くことに よって、出力個別電極と一定電位の導電体層との 交差面積および共通線と一定電位の導電体層との 交差面積を少なくし、新たに生じる浮遊容量を 低減して転送効率の低下を抑制することができ **る。**・

[实版例]

以下に図面を参照して本発明の実施例を詳細に 説明する。

第1図(a)、第2図(a)は本発明による に示した図である。第1図(b)、第2図(b)

記導電体層相互を接続する記線とが一体化された

第1図(a), (b)、第2図(a), (b) の実施例では、第1図(b)、第2図(b)の断 面図に示すように、最下層の個別電極と最上層の 共通線との交差部分近傍120、220にのみ、 中間に一定電位の導電体層が存在する。これによ り、前記個別電極と前配共通線との間に生じる浮 遊容量を抑制し、出力信号間に生じるクロストー クを抑制することができた。

さらに、第1図(a)、第2.図(a)の平面図 に示すように、前記一定電位の導電体層を接続す る配線と前記個別電極との交差部の面積、およ び、前記一定電位の運電体層を接続する配線と前 記共通線との交差部の面積を少なくすることによ り、それぞれの間に生じる浮遊容量を従来のマト リックス配線に比べて小さく抑え、転送効率の低 下を防止することができた。

なお、本発明に係る光電変換装置を製作する方 法は、公知のいかなる技術によっても良い。


[発明の効果]

以上説明したように、本発明によれば出力信号間のクロストークを抑制し、かつ前記クロストークを抑制し、かつ前記クロストークを抑制する構造により発生する浮遊容量をも抑制し、転送効率の低下を防止する小型のマトリックス配線部をもつ光電変換装置を得ることができる。

4. 図面の簡単な説明

第1図(a)は本発明の一実施例におけるマトリックス配線図の平面図、第1図(b)は第1図(ca)で示した実施例のA-A・断面図、第2図は、本発明の一実施例におけるマトリックス配線の平面図、第3図(a)で示した実施例のA-A・断面図、第3図(a)で示した。第3図(a)は、洗のマトリックス配線の平面図、第3図(ca)はとりは第3図(a)はなど来のマトリックス配線のであるである。

第1図(a)



第 1 図 (b)

117

101

102

103

104

105

108

120

120


120

120


120

120


第2四(0)




第2図(b)




第 3 図(0)



第 3 図(b)





第4図

